CISC ilə RISC arasındakı fərq nədir?


cavab 1:

RISC ümumiyyətlə qeydlər / üçün "yük yaddaş". Ümumiyyətlə üç qeyd istifadə olunur, məsələn B. ADD R1 = R2 + R3, bir təlimatda yalnız iki reyestrdən istifadə etməklə yükləmək və saxlamaq istisna ola bilər və ya ola bilməz.

Ümumiyyətlə, CISC, əvvəlcə qeydlərə daxil etmədən yaddaş ünvanlarından gələn dəyərlərlə hesablamağı təmin edir. Ayrıca ünvanı yaratmaq üçün bir və ya daha çox qeyd etməyə imkan verən daha çox (kompleks) ünvan rejimləri ola bilər.

CISC ümumiyyətlə iki operanddır, məs. B. ADD təyinat üçün istifadə olunan eyni reyestrə (və ya yaddaş adresinə) malikdir, eyni zamanda mənbələrdən biri üçün eynidir.

Bu çox böyük bir şey idi və RISC hardwired və CISC mikrokod istifadə etdi.

CISC üçün mikroarxitektura, ən azı x86 (bütün CISC istifadə edilmirsə, deməkdir ki, IBM əsas çərçivələri yalnız sağ qalan CISC deməkdir; mikro nəzarətçilər istisna ola bilər), təlimatları mikrooplara (mikro / RISC kimi əməliyyatlar) bölüşdürürlər. Sifarişlər cədvəldən kənarda planlaşdırıla bilər - orijinal mikrokoddan fərqli.

RISC bunu edə bilər, məsələn B. yeni ARM (əvvəlcə deyil), buna görə fərqlər əvvəlkindən daha kiçikdir.

Orijinal ARM-də tam say bölgüsü ilə bağlı heç bir təlimat yox idi, çünki o, çox mürəkkəb idi, üzən nöqtə. İndi azalmış [mürəkkəblik] RISC-də R-yə daha az tətbiq olunur, çünki üzən nöqtə mürəkkəbdir və bütün vacib RISC CPUları hətta kvadrat kök və trigonometriya təlimatlarına qədər dəstəkləyir.


cavab 2:

CISC, müəyyən bir əmr ölçüsündən mümkün qədər çox iş görmək üçün optimallaşdırılmışdır. Bunun səbəbi, CPU-ların bir anda önbelleği olmadığı və yaddaşdakı təlimatları oxuması bir neçə dövrü alacaqdı. Buna görə bir çox status dəyişikliyi olan mürəkkəb bir bəyanat yığcam olduğu müddətcə problem deyildi.

RISC, * bir əmr önbelleğine sahib olan və çətinliyi dəyişdirən CPU-lar üçün optimallaşdırılmışdır: önbelleğe asanlıqla hər dövrdə 64 və 128 məlumat bitini təmin edə bilərsiniz - uyğun olduqları müddətdə. Heç bir asılılıq olmadığı müddətdə birdən-birə 1, hətta 2 ifadəni işlədə bilərsiniz, buna görə yalnız bir status dəyişikliyinə səbəb olan təmiz ifadələr daha sürətli olur.


cavab 3:

CISC, müəyyən bir əmr ölçüsündən mümkün qədər çox iş görmək üçün optimallaşdırılmışdır. Bunun səbəbi, CPU-ların bir anda önbelleği olmadığı və yaddaşdakı təlimatları oxuması bir neçə dövrü alacaqdı. Buna görə bir çox status dəyişikliyi olan mürəkkəb bir bəyanat yığcam olduğu müddətcə problem deyildi.

RISC, * bir əmr önbelleğine sahib olan və çətinliyi dəyişdirən CPU-lar üçün optimallaşdırılmışdır: önbelleğe asanlıqla hər dövrdə 64 və 128 məlumat bitini təmin edə bilərsiniz - uyğun olduqları müddətdə. Heç bir asılılıq olmadığı müddətdə birdən-birə 1, hətta 2 ifadəni işlədə bilərsiniz, buna görə yalnız bir status dəyişikliyinə səbəb olan təmiz ifadələr daha sürətli olur.